DDR-SDRAM

Aus www.fachadmin.de
Wechseln zu: Navigation, Suche

SDRAM (Single Data Rate)

Bsp. PC133

  • Chip Kern(Memory Core), I/O-Buffer und der externe Speicherbus arbeiten mit gleicher Frequenz von 133 MHz
  • Nur bei aufsteigender Flanke werden Datenübertragen
  • Kontakte 168

133 MHz Memory Core

133MHz I/O-Buffer

133Mbit/s

Berechnung der Speicherbandbreite für SDRAM PC133

1    x Speichertakt x Bitbreite = Speicherbandbreite in MB/s

1Bit x 133MHz       x 64Bit     = 8512 Mbit/s

1Byte = 8Bit
8512 Mbit/s x (8bit)= 1064 MB/s

DDR SDRAM1 (Double Data Rate)

Bsp. PC3200

  • Chip Kern(Memory Core), I/O-Buffer und der externe Speicherbus arbeiten mit gleicher Frequenz von 200 MHz
  • Bei steigender und fallender Flanke werden Daten übertragen
  • Kontakte 184

200 MHz Memory Core

200MHz I/O-Buffer

400Mbit/s

Berechnung der Speicherbandbreite für DDR1 PC3200

2    x Speichertakt x Bitbreite = Speicherbandbreite in MB/s

2Bit x 200MHz       x 64Bit     = 25600 Mbit/s

1Byte = 8Bit
25600 Mbit/s x (8bit)= 3200 MB/s
  • Es können Taktfrequenzen von 100MHz, 133MHz, 166MHz, 200MHz verwendet werden
  • Versorgungsspannung beträgt 2,5V

DDR SDRAM2 (Double Data Rate)

Bsp. PC4200

  • Chip Kern(Memory Core), I/O-Buffer und der externe Speicherbus arbeiten mit gleicher Frequenz von 266 MHz
  • Bei steigender und fallender Flanke werden Daten übertragen
  • Die Schnittstelle zwischen Chip-Kern und I/O-Buffer ist auf vier Leitungen (Prefetch 4) verbreitert
  • Kontakte 240

133 MHz Memory Core

266MHz I/O-Buffer

533Mbit/s

Berechnung der Speicherbandbreite für DDR2 PC4200

2    x Speichertakt x Bitbreite = Speicherbandbreite in MB/s

2Bit x 266MHz       x 64Bit     = 34048 Mbit/s

1Byte = 8Bit
34048 Mbit/s x (8bit)= 4256 MB/s
  • Es können Taktfrequenzen von 400MHz, 533MHz, 667MHz, verwendet werden
  • Versorgungsspannung beträgt 1,8V
  • Geringere Leistung als bei DDR1 (247MW statt 527MW)
  • Die Chips sind etwa 50% kleiner als bei DDR1

Bus-Terminierung

  • DDR1
  • der Terminierungswiderstand befindet sich am Ende der Busleitung auf dem Mainboard.
  • Störungen durch Reflexion werden erst dort abgefangen (Nachteil).
  • DDR2
  • Die Terminierung erfolgt direkt auf dem Speichermodul (ON-die Terminierung)
  • Der Controller veranlasst, dass alle inaktiven chips auf Terminierung umschalten

SPD (Serial Presence Detect)

  • Standardisiertes Verfahren für die Erkennung der Speicherkonfiguration beim Booten eiones PCs.
  • Daten sind auf einem EEPROM implementiert
  • Gespeicherte Daten:
  • Informationen über das Speichermodul
  • Speichergrösse
  • Versorgungsspannung
  • Adressierung
  • Herstellerdaten, Codes und Teilenummern